设置
  • 日夜间
    随系统
    浅色
    深色
  • 主题色

台积电完成5nm基础设施设计:逻辑密度为7nm 1.8倍

2019/4/6 14:40:17 来源:IT之家 作者:孤城 责编:孤城

IT之家4月6日消息 根据外媒的报道,台积电宣布他们已经完成了5纳米工艺的基础设施设计,进一步提升晶体管密度和性能。台积电的5纳米工艺将再次采用EUV技术,从而提高产量和性能。

根据台积电的说法,5纳米工艺比其7纳米工艺提升很大,以Arm Cortex-A72内核为例,工艺改进使得逻辑密度提高1.8倍,时钟速度增加15%,SRAM和模拟电路面积减少,这意味着每个晶圆的芯片数量更多。该工艺适用于移动,互联网和高性能计算应用程序。台积电还为硅设计流程方案提供在线工具,这些方案针对5 nm工艺进行了优化。据报道,台积电现已开始风险生产。

广告声明:文内含有的对外跳转链接(包括不限于超链接、二维码、口令等形式),用于传递更多信息,节省甄选时间,结果仅供参考,IT之家所有文章均包含本声明。

软媒旗下网站: IT之家 辣品 - 超值导购,优惠券 最会买 - 返利返现优惠券 iPhone之家 Win7之家 Win10之家 Win11之家

软媒旗下软件: 魔方 云日历 酷点桌面 Win7优化大师 Win10优化大师 软媒手机APP应用