IT之家 5 月 5 日消息 据中国科学院网站，中国科学院院士、中科院物理研究所 / 北京凝聚态物理国家研究中心研究员高鸿钧研究团队博士研究生吴良妹和副研究员鲍丽宏等，利用二维范德瓦尔斯异质结的原子级锐利界面及增强的界面耦合特性，无须修改商用的器件结构，首次构筑了超快、非易失浮栅存储器件，实现了其纳秒级（~20 ns）的读写时间（商用闪存器件为百微秒）、极高的擦除 / 写入比（~1010）和极长的存储时间（10 年以上）。
图 1a 和 1b 是器件的结构示意图及光学显微照片，InSe 是沟道、hBN 是隧穿势垒层、MLG 是浮栅、SiO2 是控制栅介电层、重掺硅是控制栅。高分辨扫描透射电子显微镜表征显示，InSe/hBN/MLG 异质结具有原子级锐利的界面特性（图 1c-e）。基本的存储特性表征显示浮栅场效应晶体管具有大的存储窗口（图 2）。通过在控制栅上施加一个幅值为 + 17.7/-17.7 V、半峰宽为 160 ns 的脉冲电压对浮栅存储器进行编程 / 擦除操作，浮栅存储器表现出极高的擦除 / 写入比（擦除态 / 编程态电流比为～1010）、极长的存储时间（大于 10 年）和优异的耐久性（可重读擦写次数大于 2000）（图 3）。进一步利用自主搭建的超短脉冲电源（半峰宽为 21 ns，幅值为 + 20.2/-20.8 V）来对器件进行写入 / 擦除操作，仍能实现高的擦除 / 写入比（1010）及超快读取（图 4a-d）；此外，将 InSe 沟道替换成 MoS2，同样可实现超快的编程 / 擦除操作，表明了具有原子级锐利界面的范德瓦尔斯异质结构实现超快浮栅存储器的普适性。更进一步受益于极高的擦除 / 写入比，研究通过优化 hBN 的厚度，实现了浮栅存储器的多值存储（图 4e）。
▲图 1. 基于 InSe/hBN/MLG 范德瓦尔斯异质结的浮栅场效应晶体管的器件结构及原子级锐利的界面特性 | 图自中国科学院网站，下同
▲图 2. 基于范德瓦尔斯异质结的浮栅场效应晶体管的基本存储特性表征显示其具有大存储窗口
据介绍，基于原子级锐利界面的范德瓦尔斯异质结超快浮栅存储器具有和动态随机存取存储器（10 ns）相当的编程速度，同时具备非易失、大容量的存储特性。对于发展未来高性能非易失存储器具有重要意义，也为进一步开发基于范德瓦尔斯异质结构的高性能电子器件提供了一种创新思路。未来在应用上的挑战主要是高质量、大面积 hBN 和二维原子晶体沟道材料的外延生长及其集成器件的构筑。
IT之家了解到，5 月 3 日，相关研究成果以 Atomically sharp interface enabled ultrahigh-speed, nonvolatile memory device 为题，在线发表在 Nature Nanotechnology 上。
论文链接：点此查看
▲图 3. 基于范德瓦尔斯异质结的浮栅存储器的擦除 / 写入操作，超高擦除 / 写入比，数据存储的非易失性及耐久性。a. 基于范德瓦尔斯异质结的浮栅存储器的编程、擦除及相应的读取操作原理。b. 在控制栅上施加幅值为 + 17.7/-17.7 V、半峰宽为 160 ns 的脉冲电压成功实现浮栅存储器的编程 / 擦除操作，擦除 / 写入比高达～1010。c. 对浮栅存储器进行编程 / 擦除操作后，编程态和擦除态的阈值电压随时间的变化关系表明浮栅存储器具有非易失的数据保持能力（十年以上）。d. 对浮栅存储器反复进行 2000 次以上的擦除 / 写入操作，其擦除态和编程态电流几乎没有任何变化，表明浮栅存储器的优异耐久性能。
广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。