设置
  • 日夜间
    随系统
    浅色
    深色
  • 主题色

应用材料公司创新半导体芯片布线工艺:量产中首次使用钌,电阻最高降幅 25%、衬垫厚度减少 33%

2024/7/10 11:22:53 来源:IT之家 作者:故渊 责编:故渊

IT之家 7 月 10 日消息,应用材料公司(Applied Materials, Inc.)于 7 月 8 日发布新闻稿,宣布推出芯片布线创新技术,通过业内首次在量产中使用钌,让铜芯片布线扩展到 2 纳米节点及更高水平,且电阻最高降幅达到 25%。

IT之家附上相关视频介绍如下:

主流芯片布线设计

当前芯片的晶体管规模已经发展到数百亿级别,生产过程中需要使用微细铜线进行连接,总长度可能超过 95.5 公里。

现有主流芯片布线通常从一层介电材料薄膜开始,经过蚀刻工艺之后,形成可以填充铜细线的通道。

而在过去数十年发展中,业界的主要布线组合采用低介电常数薄膜和铜,蚀刻每一层低介电常数薄膜,以形成沟槽,然后沉积一层阻障层,防止铜迁移到芯片中造成良率问题。

接着,在阻障层涂上一层衬垫,确保在最终的铜回流沉积过程中的附着力,从而缓慢地用铜填充剩余的体积,然后不断迭代改进微缩、性能和功耗等等。

应用材料新方案

应用材料最新提出了增强版 Black Diamond,是现有 Black Diamond PECVD(等离子体增强化学气相沉积)系列的最新产品。

这种新材料降低了最小的 k 值,微缩推进至 2 纳米及以下,同时提供更高的机械结构强度,对将 3D 逻辑和存储器堆栈升级到新的高度的芯片制造商和系统公司至关重要。

应材最新的整合性材料解决方案 IMS(Integrated Materials Solution),在一个高真空系统中结合了六种不同的技术,包括业界首创的材料组合,让芯片制造商将铜布线微缩到 2 纳米及以下节点。

该解决方案采用是钌和钴(RuCo)的二元金属组合,将衬垫厚度减少 33% 至 2nm,为无空隙铜回流产生更好的表面特性,此外线路电阻最高降幅 25%,从而改善芯片性能和功耗。

采用 Volta Ruthenium CVD(化学气相沉积)技术的新型 Applied Endura Copper Barrier Seed IMS 已被所有领先的逻辑芯片制造商采用,并已开始向 3 纳米节点的客户发货。

广告声明:文内含有的对外跳转链接(包括不限于超链接、二维码、口令等形式),用于传递更多信息,节省甄选时间,结果仅供参考,IT之家所有文章均包含本声明。

相关文章

关键词:芯片半导体电阻

软媒旗下网站: IT之家 辣品 - 超值导购,优惠券 最会买 - 返利返现优惠券 iPhone之家 Win7之家 Win10之家 Win11之家

软媒旗下软件: 魔方 酷点桌面 Win7优化大师 Win10优化大师 软媒手机APP应用